IP 코어는 검증된 기능을 설계에 통합하기 위해 FPGA 개발에 널리 사용됩니다.

특히 복잡한 설계에서 개발 시간을 단축하고 설계 품질을 향상시킵니다. Allied Vision Schongau의 GigE Vision, USB3 Vision 및 CoaXPress 전송 계층과 SubLVDS 및 MIPI-CSI2 센서 인터페이스용 IP 코어는 고객이 자체 비전 구성 요소를 구축할 수 있도록 지원하도록 설계되었습니다.

일반적인 장치 설계는 여러 기능 블록과 FPGA 공급업체의 IP 코어로 구성됩니다. 아키텍처가 복잡할 수 있어 개발자에게 FPGA 및 펌웨어에 대한 깊은 이해가 요구됩니다. Allied Vision Schongau의 IP 코어 통합을 용이하게 하기 위해, 당사는 대상 플랫폼과 최대한 유사한 평가 플랫폼용 완전 기능 참조 설계를 제공하는 것을 원칙으로 합니다. 이러한 참조 설계는 통합 속도를 높이고 개발 비용을 절감하는 데 도움이 됩니다.