IP Core GigE Vision Host
IP Core GigE Vision Host per FPGA
- Compatto
- Personalizzabile
- Compatibile con i dispositivi AMD Serie 7 (e successivi) e Altera Cyclone 10 (e successivi)
- Supporta velocità da 1 Gbps a oltre 10 Gbps
- Fornito come progetto di riferimento autonomo e completamente funzionante
Architettura
GigE Vision è un protocollo di comunicazione standard per applicazioni di visione basato sulla nota tecnologia Ethernet. Consente un facile collegamento tra dispositivi GigE Vision e PC che utilizzano la famiglia di protocolli TCP/IP. Sensor to Image offre una serie di IP Cores e un framework di sviluppo per realizzare prodotti riceventi basati su FPGA utilizzando l'interfaccia GigE Vision. Data la velocità di GigE Vision, specialmente a velocità superiori a 1 Gbps, i ricevitori richiedono un'implementazione veloce basata su FPGA del core GigE integrato. Il set di IP Cores GigE Vision è compatibile con i dispositivi AMD e Altera.
Utilizzo delle risorse
Scarica l'utilizzo delle risorseVantaggi
Ampio supporto dei kit di sviluppo FPGA
IP Cores di Sensor to Image vengono forniti come progetti di riferimento completamente funzionanti su un kit di sviluppo FPGA. Supportiamo un'ampia gamma di kit standard di AMD, Altera e Microchip.
SDK Sphinx incluso
Un toolkit software ricco di funzionalità che fornisce gli elementi fondamentali per progettare in modo semplice e veloce applicazioni video ad alte prestazioni che utilizzano risorse CPU minime. Include anche un Driver software filtro e una libreria di acquisizione per Windows o Linux, oltre ad applicazioni di esempio, tra cui un visualizzatore conforme a GigE Vision/GenICam.
Supporto multistream
L'IP host GigE Vision è in grado di ricevere più flussi di dati su un unico collegamento. Ciò è utile per acquisire dati immagine da diverse telecamere. Si noti che per questo caso d'uso è altamente raccomandabile eseguire Linux sulla CPU integrata.
Progetto di riferimento fornito
Progetto di riferimento completamente funzionante: le soluzioni FPGA di S2I vengono fornite come progetto di riferimento autonomo e completamente funzionante, che gira su una piattaforma comune concordata insieme agli IP Cores FPGA. Questo riduce al minimo i tempi di sviluppo e garantisce prestazioni eccellenti con un ingombro ridotto, lasciando al contempo sufficiente flessibilità per personalizzare il progetto. I core Sensor to Image sono compatti e lasciano spazio sufficiente nell'FPGA per la vostra applicazione.
Progettazione di alto livello
Il primo componente dell'IP Core è il Top Level Design. Si tratta di un'interfaccia tra l'hardware esterno (imager, sensori, GigE PHY) e l'elaborazione dei dati interna dell'FPGA. Forniamo questo modulo come codice sorgente VHDL che può essere adattato all'hardware personalizzato.
Codice sorgente C per libreria software
La libreria GigE Vision integrata nel GigE Vision IP Core può essere fornita opzionalmente come codice sorgente. Ciò è utile per estendere le funzionalità delle caratteristiche GigE Vision opzionali utilizzate raramente o per adattare meglio i requisiti hardware. Un Driver software aggiuntivo consente l'uso di Linux sul dispositivo.
Decompositore di pacchetti GigE
Il GigE Packet De-Composer estrae i dati video e di controllo dal flusso di pacchetti. Il GigE Packet De-Composer invia tutti i dati di controllo GigE Vision al sistema CPU e trasmette i dati in streaming GigE Vision come flusso AXI.
Server GigE Vision Sphinx
La fornitura include Sphinx GigE Vision Server, un simulatore di telecamera software. Sphinx GigE Vision Server consente di familiarizzare rapidamente con il flusso di progettazione e mostra come comunicare con telecamere di terze parti.
Modulo di elaborazione dei flussi
Come esempio di elaborazione video, il progetto di riferimento è dotato di una semplice unità di visualizzazione o di un modulo di controllo dei modelli, che dimostra l'utilizzo dell'uscita del flusso video dell'unità GigE Packet De-Composer.
CPU integrata FPGA
Per diverse attività di rete e configurazione non critiche in termini di tempo viene utilizzato un design CPU integrato FPGA (MicroBlaze, NIOS, ARM, Risc V). Implementa inoltre il GigE Vision Control Protocol (GVCP). Questo software è scritto in C e può essere esteso dal cliente.
Estensioni dell'interfaccia FMC
Per ampliare le funzionalità delle varie schede di riferimento, forniamo schede FMC per Ethernet 1G e Ethernet 10G con supporto NBaseT.