CoaXPress ホスト IP コア
FPGA用CoaXPressホストIPコア
- AMD 7シリーズ（およびそれ以降）に対応
- Altera Cyclone 10デバイス（およびそれ以降）に対応
- コンパクト
- カスタマイズ可能
- 1 Gbps～100 Gbpsの通信速度に対応
- 動作確認済みのリファレンスデザインとして提供
建築
CoaXPress（CXP）は、広く普及している同軸ケーブルに基づく、ビジョンアプリケーション向けの標準通信プロトコルです。これにより、カメラとフレームグラバー、あるいは組み込みプロセッサとの間のインターフェース構築が容易になり、GenICamソフトウェア標準にも対応しています。 アライドビジョンは、CoaXPressインターフェースを使用したFPGAベースの受信機を構築するための一連のIPコアと開発フレームワークを提供しています。CXPの高速性のため、受信機には、組み込みトランシーバーを使用した高速なFPGAベースのCXPコアの実装が必要となります。CXPホストコアは、AMDおよびAlteraのデバイスと互換性があります。
リソースの使用状況
リソース使用状況のダウンロードメリット
CoaXPress用 MVDK マシンビジョン開発キット
アライドビジョンのMVDK開発キットは、マシンビジョンアプリケーション向けの柔軟な評価プラットフォームです。AlteraおよびAMD製のFPGAを搭載したさまざまなEnclustra FPGAモジュール向けに、CoaXPressホストおよびデバイスのリファレンスデザインをサポートしています。
光ファイバー経由のCoaXPress
光ファイバーケーブルに対応する独立したCoaXPress-over-Fiber-Bridge-IP-Coreが利用可能です。これにより、長距離伝送、高速伝送、または過酷な環境下での運用が可能となります。
提供されたリファレンスデザイン
完全機能型リファレンスデザイン：アライドビジョンのFPGAソリューションは、合意された共通プラットフォーム上でFPGA IPコアとともに動作する、自立型の完全機能型リファレンスデザインとして提供されます。これにより、開発期間を最小限に抑え、コンパクトなフットプリントで最高レベルのパフォーマンスを実現すると同時に、設計をカスタマイズするための十分な柔軟性も確保されています。 アライドビジョンのコアはコンパクトに設計されており、お客様のアプリケーション用にFPGA内に十分なスペースを確保しています。
FPGA統合CPU
CXPデバイス／ホストコアとの連携において、複数の非時間依存制御および設定タスクにはFPGA内蔵CPU（MicroBlaze、NIOS、ARM、Risc V）が使用されます。このソフトウェアはC言語で記述されており、顧客による容易な拡張が可能です。
トップレベルデザイン
IPコアの最初の構成要素はトップレベル設計です。これは外部ハードウェア（イメージャ、センサー、CXP PHY）とFPGA内部のデータ処理間のインターフェースとなります。このモジュールはカスタムハードウェアに適応可能なVHDLソースコードとして提供します。
CXPパケット分解器
CXP制御インターフェースは、CXP制御チャネルの全データを送受信します。外部CXPカメラはこのチャネルを介して制御されます。CXPストリーミングインターフェースはカメラからの全データをデコードし、AXIストリームとして出力します。このストリームはさらなる処理に使用できます。 CXPパケットデコンポーザーは、FPGAトランシーバーへの高速インターフェースを実装するCXPトランスポート層コントローラーと通信します。IPコアは、最適なリソース対性能比を実現するため、32ビット幅または64ビット幅のデータパスで利用可能です。64ビットデータパスにより、このIPはCXP-25に対応しています。
ストリーム処理モジュール
ビデオ処理の例として、リファレンス設計には簡易表示ユニットまたはパターンチェッカーモジュールが付属しており、CXPパケットデコンポーザーユニットのビデオストリーム出力の使用例を示しています。
FMCインターフェース拡張機能
各種リファレンスボードの機能拡張のため、追加インターフェースを提供するFMC（FPGAメザニンカード）を設計しました。MicrochipまたはMacomチップセットを搭載したCXP-6およびCXP-12対応ハードウェア用ボードを提供しています。