GigE Vision IPコアは、強力かつ非常に柔軟なGenDCペイロードタイプをサポートするオプションを備えています。これは、3Dアプリケーションで頻繁に使用される複雑なデータ構造を転送するのに有用です。

完全機能リファレンス設計：S2IのFPGAソリューションは、合意された共通プラットフォーム上で動作するFPGA IPコアと共に、自己完結型の完全機能リファレンス設計として提供されます。これにより開発時間を最小限に抑え、小さなフットプリントで最高水準の性能を実現すると同時に、設計のカスタマイズに十分な柔軟性を確保します。Sensor to Imageコアはコンパクトなため、FPGA内にアプリケーション用の十分なスペースを確保できます。

GigE Vision IPコアは、GigE Vision ACTIONコマンド用のハードウェア実装デコーダをオプションで備えています。これにより、低遅延・低ジッタのアドホックトリガが可能となります。

IPコアの最初の構成要素はトップレベル設計です。これは外部ハードウェア（イメージャ、センサー、GigE PHY）とFPGA内部のデータ処理間のインターフェースです。このモジュールはカスタムハードウェアに適合可能なVHDLソースコードとして提供します。

FPGAに統合されたCPU設計（MicroBlaze、NIOS、ARM、Risc V）は、複数の非時間依存ネットワークおよび設定タスクに使用されます。また、GigE Vision制御プロトコル（GVCP）も実装しています。このソフトウェアはC言語で記述されており、顧客による拡張が可能です。

GigE Vision IPコアは、単一リンク上で複数のデータストリームを転送するオプションを備えています。これは、異なるデータソースからの関連性のないデータを1本のケーブルで転送するのに有用です。

リファレンス設計のビデオ取得モジュールは、テストパターン発生器を備えたカメラをシミュレートします。このモジュールはVHDLソースコードとして提供され、最終的なカメラ設計ではセンサーインターフェースと画素処理ロジックに置き換える必要があります。

設計の一部はバイナリファイルのみで提供されます（例：GigE Vision制御プロトコルライブラリ）。一方、他の部分はソースコードとして提供されます。設計フレームワークには、必要な設計ファイルとコア、VivadoまたはQuartusプロジェクトファイルがすべて含まれています。これは、設定可能なテストパターンジェネレータを備えたGigE Visionカメラシステムとして構成されています。このシステムは、市販の評価ボード向けのリファレンスデザインとして提供されます。 リファレンスデザインはAMDまたはAlteraの開発ツールを使用します（納品範囲外）。

フレームバッファはFPGAベンダー固有のメモリコントローラと接続する。フレームバッファはフレームバッファリングと画像パケット化を可能にする。これはパケット再送信機能の実装に必要である。このモジュールは通常外部メモリを使用するが、FPGAの内部メモリでも機能制限付きで実現可能である。

GigE Vision IPコアに組み込まれたGigE Visionライブラリは、オプションでソースコードとして提供可能です。これは、使用頻度の低いGigE Visionのオプション機能を拡張したり、ハードウェア要件をより適切に調整したりするのに有用です。追加のドライバにより、デバイス上でLinuxを使用することが可能になります。

GigEパケットコンポーザーは、GigE Visionトランスポート層で要求される全てのヘッダーを含む最終的なストリームパケットを生成します。GigEパケットコンポーザーは全データをイーサネットMACに送信し、高速GigE Visionストリーミングプロトコル（GVSP）を実装します。

GigE Vision IPコアは、外部IEEE1588時刻ソースとのタイムベース同期オプションを備えています。これは追加配線なしで精密なタイミングトリガを実現するために必要です。外部時刻ソースが利用できない場合、システム自体が時刻ソースとして機能できます。

MACコンポーネントは、低レベルのトランスポート層技術および物理層と接続します。1Gbpsから10Gbpsまでの異なる速度に対応し、IEEE1588プロトコルに基づくパケットスタンピングをサポートする場合があります。

各種リファレンスボードの機能拡張のため、1Gイーサネットおよび10Gイーサネット対応のFMCカード（NBaseTサポート付き）を提供します。