Prodotti // IP Cores // IP Cores dei sensori // IP Core ricevitore MIPI CSI-2
IPCore pictos AVT  MIPI CSI 2 Receiver IP Core

IP Core ricevitore MIPI CSI-2

IP Core per dispositivi di imaging MIPI CSI-2

- Ricevitore MIPI CSI-2 e blocco di decodifica
- Numero configurabile di linee MIPI
- Utilizzo di AMD D-PHY IP
- Fornito come progetto di riferimento funzionante per uno sviluppo rapido

Architecture MIPI CSI 2 Receiver IP Core

Architettura

I sensori di immagine con interfaccia MIPI non vengono utilizzati solo nei telefoni cellulari, ma anche in applicazioni industriali e automobilistiche. Queste applicazioni richiedono spesso un FPGA per il controllo e l'ulteriore elaborazione. Questo IP aiuta a interfacciare i sensori MIPI di diversi fornitori con gli FPGA. L'IP si basa su un'implementazione D-PHY esistente, tipicamente disponibile presso i fornitori di FPGA. L'IP viene fornito come progetto di riferimento completamente funzionante che gira su una piattaforma di consegna comune concordata insieme a un modulo MIPI FMC compatibile con MVDK di S2I e kit di valutazione FPGA standard. Insieme, forniscono un modo semplice per progettare una fotocamera.

MIPI

Utilizzo delle risorse

Vantaggi

MVDK con scheda di interfaccia MIPI CSI-2

MVDKMIPI 1

Caratteristiche principali

  • Tecnologia FPGA indipendente
  • Interfaccia PPI per il collegamento a diverse implementazioni D-PHY
  • Configurabile su 1, 2 o 4 linee dati
  • Qualsiasi velocità di linea (limitata dall'FPGA utilizzato)
  • Tipi di dati MIPI standard RAW8, RAW10, RAW12, RAW14, RAW16
  • Decodifica dati integrata
  • Uscita diretta del flusso di byte riordinato senza decompressione dei pixel
  • Interfaccia di controllo slave AXI4-Lite

Consegna

L'IP Core viene fornito con un progetto di riferimento completo per MVDK di S2I con un FPGA Zynq7 o Ultrascale+ e un modulo IMX MIPI FMC. Poiché l'interfaccia fisica è astratta dal core AMD D-PHY, è facile trasferire il progetto su altre piattaforme FPGA come, ad esempio, gli FPGA AMD serie 7.

Moduli disponibili

L'IP Core del ricevitore MIPI CSI-2 viene fornito come VHDL crittografato. È disponibile opzionalmente come codice sorgente VHDL. È compatibile con i FPGA AMD Artix7, Kintex7, Zynq7 e Ultrascale+. La libreria software IP del ricevitore MIPI CSI-2 viene fornita come file oggetto. È disponibile opzionalmente come codice sorgente C.